Hola que tal?
Estoy estudiando para el parcial de arquitectura que tengo este jueves, y me tope con que todos los modelos que nos dio el profesor tienen un ejercicio de memoria cache que nunca explico como resolver. A ver si alguno puede darse una idea, dejo un ejemplo, los demas son todos identicos cambiando los numeros:

Sabiendo que la CPU genera una direccion de 32 bits que permiten acceder a la memoria principal y a la cache. Considerando ademas que el campo de bloque B= 5 bits y que la cache posee 2 via de 256 lineas.

a) Cual es el tamaño de la memoria principal? (Yo creo que es 2^32 no?)
b) Cual es el tamaño de bloque de cada linea de la cache? (Es 32 bytes? porque son 256/8 ?)
c) Cual es el tamaño de la cache?
d) Cuales son los valores del campo etiqueta E= X bits y del campo linea L = Y bits?

Estoy en el hornoo necesito saber esto y apruebo seguro.

Gracias de antemano!!!!!!!!!